{getFeatured} $label={recent} $type={featured1}
Skip to content Skip to sidebar Skip to footer

Flip-Flop R-S yang Berdetak


Simbol logika flip-flop R-S yang berdetak pada Gambar 1. Flip Flop tersebut kelihatannya seperti flip-flop RS, kecuali bahwa flip-flop R-S yang berdetak mempunyai satu masukan ekstra yang diberi label CLK (untuk detak).






Operasi flip-flop R-S yang berdetak, masukan CLK ada pada sebelah atas diagram. Perhatikanlah bahwa pulsa detak (1) tidak mempunyai pengaruh terhadap keluaran Q bila masukan S dan R berada dalam posisi 0.







Flip-flop tersebut berada pada mode menganggur atau tetap selama pulsa detak 1. Pada posisi S preset, masukan S (set) dipindahkan ke 1, tetapi keluaran Q belum diset ke 1. Sisi yang naik dan pulsa detak 2 memungkinkan Q menjadi I. 














Pulsa3 dan pulsa 4 tidak berpengaruh terhadap keluaran Q. Selama pulsa 3, flip- flop berada dalam mode set, sedangkan selama pulsa 4, berada dalam mode tetap. Selanjutnya, masukan R dipreset ke 1. Pada sisi yang naik dan pulsa detak 5, keluaran Q direset (atau diklearkan) menjadi 0. 








Flip-flop berada dalam mode reset balik selama pulsa detak 5 maupun 6. Flip-flop berada di mode tetap selama pulsa detak 7; dengan demikian, keluaran normal (Q) masih tetap 0. Perhatikanlah bahwa keluaran flip-flop R-S.








Gambar 1 Simbol logika 


untuk suatu flip-flop R-S yang berdetak








Karakteristik lain dari flip-flop R-S yang berdetak ialah bahwa sekali diset atau direset akan tetap pada keadaan tersebut kecuali bila mengubah beberapa masukan. Ini merupakan karakteristik memori, yang sangat berharga dalam banyak rangkaian digital. 





Karakteristik ini akan jelas selama mode-tetap dan operasi. Diagram bentuk gelombang flip-flop ini ada dalam mode-tetap selama pulsa detak 1, 4, dan 7. Gambar 2 memperlihatkan tabel kebenaran untuk flip- flop R-S yang berdetak.  







Gambar 2 Diagram bentuk gelombang untuk suatu flip-flop R-S yang berdetak  





Tabel 1. Kebenaran untuk flip-flop R-S yang berdetak  












Gambar 3. Diagram Rangkaian flip-flop R-S






Gambar 3. memperlihatkan diagram rangkaian dan flip-flop R-S yang berdetak. Perhatikanlah bahwa dua gerbang NAND telah ditambahkan pada masukan flip-flop R-S untuk menambah sifat detakan.



Suplemen Lain :

https://hamnics.blogspot.com/2014/10/flip-flop-yang-berdetak-clocked-r-s.html






Post a Comment for "Flip-Flop R-S yang Berdetak"